(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-283623

(43)公開日 平成9年(1997)10月31日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FI

技術表示箇所

H01L 21/768

21/3065

H 0 1 L 21/90

21/302

B I.

審査請求 未請求 請求項の数5 OL (全 5 頁)

(21)出顧番号

特顯平8-95522

(22)出願日

平成8年(1996)4月17日

(71)出願人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28

号

(72)発明者 九十九 敏樹

東京都千代田区内幸町二丁目2番3号 川

崎製鉄株式会社東京本社内


(74)代理人 弁理士 高矢 論 (外2名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 Via部における電気抵抗を減少させ、半導体装置の動作の信頼性を向上させる。

【解決手段】 基板上の第2層間絶縁膜3に形成されているVia孔に埋設されたWープラグ6と、該Wープラグ6に電気的に接続され、且つ第2層間絶縁膜3上に積層形成された配線5とを備えた半導体装置において、前記Wープラグ6を第2層間絶縁膜3の上面より突出させ、該Wープラグ6の突出部を前記配線5に接触させる。



【特許請求の範囲】

【請求項1】基板上の絶縁膜に形成されているVia孔に 埋設されたプラグと、該プラグに電気的に接続され、且 つ、絶縁膜上に積層形成された配線とを備えた半導体装 置において、

1

前記プラグが絶縁膜上面より突出して形成されていると 共に、該プラグの突出部が前記配線に接触されているこ とを特徴とする半導体装置。

【請求項2】請求項1において、

前記プラグが、その近傍の絶縁膜上面のみを低く形成し て突出されていることを特徴とする半導体装置。

【請求項3】基板上の絶縁膜に形成されているVia孔に 埋設されたプラグと、該プラグに電気的に接続され、且 つ、絶縁膜上に積層形成された配線とを備えた半導体装 置の製造方法において、

基板上の絶縁膜にVia孔を形成する工程と、

該絶縁膜にプラグ材料金属を堆積してプラグ形成用金属 膜を形成すると共に、前記Via孔に埋め込む工程と、

該Via孔に埋め込まれた金属の上端面が絶縁膜上面に略 して同Via孔に埋設されたプラグを形成する工程と、

絶縁膜をエッチングしてプラグを該絶縁膜上面より突出 させる工程と、

該プラグの突出部と接触する配線を絶縁膜上に積層形成 する工程とを有することを特徴とする半導体装置の製造 方法。

【請求項4】請求項3において、

前記プラグを絶縁膜上面より突出させる工程を、プラグ 近傍の絶縁膜のみをエッチングして行うことを特徴とす る半導体装置の製造方法。

【請求項5】請求項3において、

前記配線を絶縁膜上に積層形成する工程の後に、更に、 形成された配線をポリッシングする工程を有することを 特徴とする半導体の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、信頼性の高い積層 配線が形成された半導体装置及びその製造方法に関す る。

[0002]

【従来の技術】従来、半導体装置では、層間絶縁膜を介 して異なる層に形成された2つの積層配線間の電気的接 続が、該絶縁膜に穿設されたVia孔に形成した電極を通 して行われており、そのVia部の電極はA1系合金のス パッタリングで形成されていた。

【0003】ところが、半導体の高集積化が進み、Via 孔の径が微小化するに伴い、スパッタリングだけではV ia孔の側壁に対する電極材料のカバレッジを確保するこ とができなくなってきた。

りVia孔の内部にタングスタンWを埋め込んでプラグを 形成し、該プラグを介してA1系合金からなる配線と接 触させることにより、Via部でのA 1 系合金のカバレッ ジを改善することが行われている。

【0005】図7には、このようなプラグを介して配線 間を電気的に接続した半導体装置の一部断面を模式的に 示した。即ち、半導体基板(図示せず)上の第1層間絶 縁膜1上に形成されたA1系合金等からなる第1配線2 と、該第1配線2上に形成された第2層間絶縁膜3と、

該絶縁膜3の上に密着層であるチタンTiと、その上の 窒化チタンTiNの2層からなるTiN/Ti膜4を介 して積層されたA1合金からなる第2配線5とが形成さ れており、上記第1配線2と第2配線5とが、その間の 第2層間絶縁膜3に穿設して形成されたVia孔に埋設さ れたWープラグ6を介して電気的に接続されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記の ようにVia孔に埋設したプラグを介して積層配線間を電 気的に接続する場合でも、更に配線の微細化が進むにつ 一致するまで、前記プラグ形成用金属膜をエッチバック 20 れて一段とVia孔の径が縮小されていくため、Via部で の電流密度が大きく厳しいものになってくるが、このよ うに電流密度が大きくなると、いわゆるEM(エレクト ロマイグレーション)により、Via部では、図8に示す ようにAI原子が持出されて減少していくためにボイド 5Aが生じ、これによりVia抵抗が高くなり、半導体装 置の動作不良の原因になるという問題がある。

> 【0007】本発明は、前記従来の問題点を解決するべ くなされたもので、Via部における電気抵抗を減少させ ることができるため、動作の信頼性を向上することがで 30 きる半導体装置及びその製造方法を提供することを課題 とする。

[0008]

【課題を解決するための手段】本発明は、基板上の絶縁 膜に形成されているVia孔に埋設されたプラグと、該プ ラグに電気的に接続され、且つ、絶縁膜上に積層形成さ れた配線とを備えた半導体装置において、前記プラグが 絶縁膜上面より突出して形成されていると共に、該プラ グの突出部が前記配線に接触した構造とすることによ り、前記課題を解決したものである。

40 【0009】即ち、Via孔に埋設されたプラグを絶縁膜 上面より突出させることにより、該プラグと絶縁膜上の 配線との接触面積を増大させることができるため、Via 部における電気抵抗を減少させることができ、ひいては EM耐性を向上できるため、半導体装置の信頼性を向上 できる。

【0010】本発明は、又、基板上の絶縁膜に形成され ているVia孔に埋設されたプラグと、該プラグに電気的 に接続され、且つ、絶縁膜上に積層形成された配線とを 備えた半導体装置の製造方法において、基板上の絶縁膜 【0004】そこで、CVD(化学的気相成長)法によ 50 にVia孔を形成する工程と、該絶縁膜にプラグ材料金属

を堆積してプラグ形成用金属膜を形成すると共に、前記 Via孔に埋め込む工程と、該Via孔に埋め込まれた金属 の上端面が絶縁膜上面に略一致するまで、前記プラグ形 成用金属膜をエッチバックして同Via孔に埋設されたプ ラグを形成する工程と、絶縁膜をエッチングしてプラグ を該絶縁膜上面より突出させる工程と、該プラグの突出 部と接触する配線を絶縁膜上に積層形成する工程とを有 することにより、前記半導体装置と確実に製造すること ができるようにしたものである。

[0011]

【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態を詳細に説明する。

【0012】図1~図4は、本発明にかかる第1実施形 態である半導体装置の製造方法の特徴を説明するため に、その工程の一部を模式的に示した部分断面図であ る。

【0013】前記図7の場合と同様に、半導体基板上に 第1層間絶縁膜1、第1配線2及び第2層間絶縁膜3を 常法に従って順次積層形成した後、該第2層間絶縁膜3 上に被着形成したレジスト膜にフォトリソグラフィによ 20 りVia孔に相当する部分を開口したレジストパターンフ を形成し、該レジストパターン7をマスクとしてRIE (反応性イオンエッチング)により、第2層間絶縁膜3 を第1配線2が露出するまでエッチングしてVia孔8を 穿設する。図1は、このVia孔8を形成した状態を示し ている。

【0014】次いで、上記図1に示した状態からレジス トパターン7を除去した後、全体に密着層であるTiN /Ti膜4を、下からTi30nm、その上にTiN1 **00nmを順にスパッタリングにより形成する。次い** で、TiN/Ti膜4の全体にCVD法により700n mのタングステンWを堆積させ、Via孔8をも該タング ステンWで埋め込む。

【0015】その後、タングステンW及びTiN/Ti 膜4を順にエッチバックし、Via孔8に埋め込まれたW の上端が実質上第2層間絶縁膜3の上面に一致させるこ とにより、Wープラグを形成する。図2は、このWープ ラグ6を形成した状態を示し、この段階で第2層間絶縁 膜3の上面は露出されている。

【0016】次いで、上記第2層間絶縁膜3全体をCH 40 F3 / CF4 系ガスで、例えば200~4000 Åの厚 さ分をエッチバックして除去する。このエッチング条件 では、シリコン酸化膜からなる第2層間絶縁膜3に対す るW-プラグ6のエッチングの選択比が1/50以下と 小さいため、ほぼ第2層間絶縁膜3のみをエッチングす ることができるので、Wープラグ6が第2層間絶縁膜3 の上面より突出した図3の状態にすることができる。

【0017】その後、常法に従ってA1系合金配線を第 2層間絶縁膜3上に積層して第2配線5を形成すること により、図4に示すように、Via部での第1配線2との 50

電気的接続を行う。

【0018】以上のように、この実施の形態によれば、 Wープラグ6と第2配線5の接触を従来のようにWープ ラグ6の上端面だけでなく、突出部の外周面とでも行う ことが可能となる。

4

【0019】従って、Via部におけるWープラグ6と第 2配線5の接触面積が増えることになるので、その面積 増加分だけ電流密度が緩和されることになり、それによ り半導体装置の信頼性を向上できる。即ち、電流密度は 10 Via部の信頼性の寿命に対して以下の式で表されるのが 通常である。

 $[0020] \text{T} \propto \text{J}^{-n}$

ここで、T:寿命、J:電流密度、n:電流依存指数 (通常2の値をとる)。

【0021】よって接触面積が1.5倍になれば寿命は 2. 2倍(1.5 2 =2.2)になる。また見方を変え れば従来保証のままの場合、1.5倍の電流密度を流す ことができるので微細化をすることが可能になる。

【0022】しかも、縦方向に接触面積を広げることが できるので、従来のようにWープラグ6の上端面のみに 第2配線5が接触する場合には、Viaの周囲に第2配線 5のマージンを一定値以上確保するというデザインルー ルに拘束されなくなるために、更なる微細化に有利であ る。

【0023】又、この実施形態では、必要に応じて、前 記図4に二点鎖線で示した位置まで、第2配線5をポリ ッシングして該第2配線5を平坦化する。 即ち、この図 4に示したように、Via部の第2配線が他の領域より高 くなってしまうため、該第2配線5をパターンニングす 30 る際に難しさがでたり、更に多層配線を行う場合にパタ ーン形成が難しくなる可能性があるため、例えば第2配 線5をパターンニングする前にCMP (化学的・機械的 研磨) 法で、A 1 系合金膜を研磨して平らにする。

【0024】なお、特開平5-347360では、下層 配線の上にタングステンWを堆積した後、レジスト膜を マスクにエッチングしてプラグを形成しているが、この 方法では下層配線の側壁の部分にタングステンWが残り 易いために微細加工はしにくい。又、Viaの部分をマス クするためにレジストを残す方法を採用しているため、

微細加工する時にはこのレジスト自体の幅を狭くする必 要があるが、幅が狭くなればレジスト倒れや欠落等が起 り易くなるためやはり微細加工が難しいという欠点があ る。

【0025】図5、図6はそれぞれ、本発明にかかる第 2実施形態の特徴を示す前記図3、図4に相当する部分 断面図である。

【0026】この実施の形態では、前記図2の状態のW ープラグ6とその近傍が開口されたレジストパターン9 をフォトリソグラフィで形成した後、該レジストパター ン9をマスクにして第2層間絶縁膜3をエッチングして

5

図5のようにWープラグ6が、その近傍の絶縁膜上面より突出した状態にする。即ち、Wープラグ6の上端より低い第2層間絶縁膜3は、該Wープラグ6の近傍だけにする。

【0027】次いで、レジストパターン9を除去した後、前記図4の場合と同様に、A1系合金をスパッタリングし、パターニングすることにより第2配線5を形成し、図6の状態にする。これにより、Via部の第2配線5も他の部分とそれほど高さが変わらない状態にできるため、以降の工程に影響を及ぼすことが防止できる。

【0028】この場合は、前記第1実施形態の場合のようにCMP法によるポリッシングを行うことなく、第2 配線5をほぼ平坦にすることができる。

【0029】以上、本発明を具体的に説明したが、本発明は、前記実施の形態に示したものに限られるものでなく、その要旨を逸脱しない範囲で種々変更可能である。 【0030】例えば、エッチバックに使用したエッチングガスの種類や組成、配線等の具体的な寸法等は前記実施の形態に示したものに限定されない。

[0031]

【発明の効果】以上説明したとおり、本発明によれば、 Via部における電気的接触面積を増大することにより電 気抵抗を減少させることができるため、半導体装置の動作の信頼性を向上することができる。

【図面の簡単な説明】

【図1】本発明にかかる第1実施形態におけるVia孔を 形成する工程を示す部分断面図

【図2】Via孔に埋設されたプラグを形成する工程を示す部分断面図

【図3】プラグを層間絶縁膜上の上面より突出させる工程を示す部分断面図

【図4】プラグに接触する第2配線を形成する工程を示す部分断面図

【図5】本発明にかかる第2実施形態におけるプラグを 10 突出させる工程を示す部分断面図

【図6】図5のプラグに接触した第2配線を形成する工程を示す部分断面図

【図7】従来のプラグに電気的に接続された配線を示す 部分断面図

【図8】従来の問題点を示す部分断面図

【符号の説明】

1…第1層間絶縁膜

2…第1配線

3…第2層間絶縁膜

20 4···TiN/Ti膜


5…第2配線

6…Wープラグ


7、9…レジストパターン

8···Via}


【図1】




【図3】




【図2】



【図4】





【図7】

